
例题一

【例题1】假设计算机cache系统采用直接映射方式，主存地址为32位，按字节编址，cache数据区大小为$64KB$，主存数据块大小为$16B$。请给出主存地址构成细节，并计算cache总容量。

解析



cache行的数量 $= 64KB \div 16B = 2^{12}$

块内地址所占位数 $= 4\ (2^4 = 16)$

主存分区号所占位数 $= 32 - 12 - 4 = 16$

cache总容量


$= (1b + 16b + 16B) \times 2^{12} = 580\text{Kb}$

例题二

【2021年 题16】若计算机主存地址为32位，按字节编址，Cache数据区大小为$32KB$，主存块大小为$32B$，采用直接映射方式和回写（Write Back）策略，则Cache行的位数至少是（A）。

A. 275　　B. 274　　C. 258　　D. 257

解析



cache行的数量 $= 32KB \div 32B = 2^{10}$

块内地址所占位数 $= 5\ (2^5 = 32)$

主存分区号所占位数 $= 32 - 10 - 5 = 17$

Cache行的容量（以位为单位）

$= (1b + 17b + 1b + 32B) = 275\text{b}$

注:

回写策略，需要标注脏数据，所以会多一位，参考[[4.23 Cache——地址映射（直接映射）]]

例题三

第一问


地址映射 —— 直接映射（习题课）

【例题2】

假设计算机字长为32位，主存按字节编址，cache采用直接映射方式，cache数据区大小为$1KB$，主存数据块大小为4个字。试回答以下问题：

1. 设cache的初始状态为空，若CPU要依次从主存0到25号单元读出26个字（假设访问主存1次读出1个字），并重复此顺序5次，计算cache访问的命中率。
2. 若主存访问时间为$100ns$，cache访问时间为$10ns$，根据（1）中计算出的命中率计算cache/主存系统的平均访问时间T_a。
3. 计算cache/主存系统的访问效率e。

解析



第1轮：26次读取，7次未命中，19次命中

第2~5轮：26次读取 $\times 4$，全部命中

命中率$h = \frac{26\times5-7}{26\times5} \approx 94.6\%$

第二问


地址映射 —— 直接映射（习题课）

【例题2】

假设计算机字长为32位，主存按字节编址，cache采用直接映射方式，cache数据区大小为$1KB$，主存数据块大小为4个字。试回答以下问题：

1. 设cache的初始状态为空，若CPU要依次从主存0到25号单元读出26个字（假设访问主存1次读出1个字），并重复此顺序5次，计算cache访问的命中率。
2. 若主存访问时间为$100ns$，cache访问时间为$10ns$，根据（1）中计算出的命中率计算cache/主存系统的平均访问时间T_a。
3. 计算cache/主存系统的访问效率e。

解析



命中率$h = \frac{26\times5-7}{26\times5} \approx 94.6\%$

平均访问时间$T_a = 10ns \times 94.6\% + 100ns \times (1 - 94.6\%)$
$= 14.86ns$

第三问


地址映射 —— 直接映射（习题课）

【例题2】

假设计算机字长为32位，主存按字节编址，cache采用直接映射方式，cache数据区大小为$1KB$，主存数据块大小为4个字。试回答以下问题：

1. 设cache的初始状态为空，若CPU要依次从主存0到25号单元读出26个字（假设访问主存1次读出1个字），并重复此顺序5次，计算cache访问的命中率。
2. 若主存访问时间为$100ns$，cache访问时间为$10ns$，根据（1）中计算出的命中率计算cache/主存系统的平均访问时间T_a。
3. 计算cache/主存系统的访问效率e。

解析



平均访问时间$T_a = 10ns \times 94.6\% + 100ns \times (1 - 94.6\%)$
$= 14.86ns$

访问效率$e = \dfrac{10ns}{14.86ns} \approx 67.3\%$

注：

考点参考：[[4.21 Cache——基本概念]]

例题四

地址映射 —— 直接映射（习题课）

【2016年 题15】

有如下 C 语言程序段：


```
for ( k=0; k<1000; k++ )
    a[k] = a[k] + 32;
```

若数组a和变量k均为int型、int型数据占4B，数据Cache采用直接映射方式，数据区大小为1KB、块大小为16B，该程序执行前Cache为空，则该程序段执行过程中访问数组a的Cache缺失率约为（C）。

A. 1.25%　　B. 2.5%

C. 12.5%　　D. 25%

解析



cache行的数量 $= 1KB \div 16B = 64$

每执行1次for循环，数组a中的相应元素被访问2次

第1次访问a[0]时，未命中； 第2次访问a[0]时，命中

之后，对于a[1]~a[3]各自的2次访问都会命中；

对于cache行0：访问8次，1次未命中，7次命中；

对于cache行1~63，情况与cache行0完全一样。

对于数组a进行cache行替换时的cache缺失率也是一样的，即1次未命中，7次命中，cache缺失率为$1/8$。

例题五

【2010年 题44】某计算机的主存地址空间大小为$256MB$，按字节编址。指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为$64B$，数据Cache采用直接映射方式。
现有两个功能相同的程序A和B，其伪代码如下：

```
程序A：
int a[256][256]
……
int sum_array1 ( )
{
    int i, j, sum=0;
    for ( i = 0; i < 256; i++)
        for ( j = 0; j < 256; j++)
            sum += a[i][j];
    return sum;
}
```

```
程序B：
int a[256][256]
……
int sum_array2 ( )
{
    int i, j, sum=0;
    for ( j = 0; j < 256; j++)
        for ( i = 0; i < 256; i++)
            sum += a[i][j];
    return sum;
}
```


假定int类型数据用32位补码表示，程序编译时i、j、sum均分配在寄存器中，数组a按行优先方式存放，其首地址为320（十进制数）。回答下列问题，要求说明理由或给出计算过程。

1. 若不考虑用于Cache一致性维护和替换算法的控制位，则数据Cache的总容量为多少？
2. 数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号分别是多少（Cache行号从0开始）？
3. 程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短？

第一问

数据 Cache

	有效位	主存分区号	数据块副本
第 0 行			
第 1 行			
第 2 行			
第 3 行			
第 4 行			
第 5 行			
第 6 行			
第 7 行			
	$1b$	$19\ b$	$64B$



每个Cache行的容量 $= (1 + 19 + 64 \times 8)/8$ 字节

数据Cache的总容量 $= (1 + 19 + 64 \times 8)/8$ 字节 $\times 8$

$= 532$ 字节

由于主存按字节编址，地址空间大小为$256MB = 2^{28}B$

因此，主存地址位宽 $= 28$

由于数据Cache有8行 $= 2^3$行


因此，Cache行号所占位数 $= 3$

由于每个Cache行中的数据块副本大小为$64B = 2^6B$

因此，块内地址所占位数 $= 6$

主存分区号所占位数 $= 28 - 3 - 6 = 19$

第二问



a[0][31]的主存地址 $= 320 + 31 \times 4 = 444$

a[0][31]所在主存数据块的块号 $= \lfloor 444 \div 64 \rfloor = 6$

a[0][31]所在主存数据块对应的Cache行号 $= 6 \ mod \ 8 = 6$

a[1][1]的主存地址 $= 320 + 256 \times 4 + 1 \times 4 = 1348$

a[1][1]所在主存数据块的块号 $= \lfloor 1348 \div 64 \rfloor = 21$

a[1][1]所在主存数据块对应的Cache行号 $= 21 \ mod \ 8 = 5$


或站在主存地址角度

a[0][31]的主存地址 $= 320 + 31 \times 4 = 444 = (1\ 1011\ 1100)_2$ Cache行号 $= (110)_2 = 6$

a[1][1]的主存地址 $= 320 + 256 \times 4 + 1 \times 4 = 1348 = (101\ 0100\ 0100)_2$ Cache行号 $= (101)_2 = 5$

第三问

程序A：按行访问



第1次读取缺失，载入主存内相应数据块，后15次读取都会命中

第1次读取缺失，载入主存内相应数据块，后15次读取都会命中

第1次读取缺失，载入主存内相应数据块，后15次读取都会命中

第1次读取缺失，载入主存内相应数据块，后15次读取都会命中

第1次读取缺失，载入主存内相应数据块，后15次读取都会命中

第1次读取缺失，替换为主存内相应数据块，后15次读取都会命中

第1次读取缺失，载入主存内相应数据块，后15次读取都会命中

第1次读取缺失，载入主存内相应数据块，后15次读取都会命中

程序A：

```
int a[256][256]
……
int sum_array1 ( )
{
    int i,  j,  sum=0;
    for ( i = 0;  i < 256;  i++)
        for ( j = 0;  j < 256;  j++)
            sum += a[i][j];
    return  sum;
}
```

按行访问

程序编译时i、j、sum均分配在寄存器中，因此程序A和B的数据访问命中率只考虑数组a即可。

不难发现，程序A中对数组a的访问都符合上述规律，因此命中率h计算如下：

$$h = \frac{15}{16} = 93.75\%$$

程序A中数组a的访问顺序与存储顺序相同，具有较好的空间局部性。

***程序B：按列访问

数据 Cache　数组a按行存储

第 0 行	有效位	主存分区号	
第 1 行	有效位	主存分区号	
第 2 行	有效位	主存分区号	
第 3 行	有效位	主存分区号	
第 4 行	有效位	主存分区号	
第 5 行	有效位	主存分区号	a[1][0], a[1][1], ⋯ , a[1][15]
第 6 行	有效位	主存分区号	
第 7 行	有效位	主存分区号	

1b　19 b　64B

第2次读取缺失，替换为主存内相应数据块

在执行内层for循环时，不同行的同一列数组元素对应同一个cache行，例如： a[0][0], a[1][0], ⋯ , a[255][0]每个都对应cache行 5。第1次读取a[0][0]缺失，载入主存中相应数据块到cache行5，第2次读取a[1][0]缺失，主存中相应数据块替换到cache行 5 ，依此类推，数组a中的所有元素都无法命中，因此命中率$h = 0$。

程序B：　按列访问

```
int a[256][256]
……
int sum_array2 ( )
{
    int i, j, sum=0;
    for ( j = 0; j < 256; j++)
        for ( i = 0; i < 256; i++)
            sum += a[i][j];
    return sum;
}
```

程序编译时i、j、sum均分配在寄存器中，因此程序A和B的数据访问命中率只考虑数组a即可。

读取序列： a[0][0], a[1][0], ⋯ , a[15][0]
a[16][0], a[17][0], ⋯ , a[31][0]
⋮

对比

数据 Cache

第 0 行	有效位	主存分区号	数据块副本	
第 1 行	有效位	主存分区号	数据块副本	
第 2 行	有效位	主存分区号	数据块副本	
第 3 行	有效位	主存分区号	数据块副本	
第 4 行	有效位	主存分区号	数据块副本	
第 5 行	有效位	主存分区号	数据块副本	
第 6 行	有效位	主存分区号	数据块副本	
第 7 行	有效位	主存分区号	数据块副本	

1b　19 b　64B

主存

字节地址		
0		块 0
64		块 1
128		块 2
192		块 3
256		块 4
数组a按行存储 320	a[0][0], a[0][1], ⋯ , a[0][15]	块 5
384	a[0][16], a[0][17], ⋯ , a[0][31]	块 6
	a[0][32], a[0][33], ⋯ , a[0][47]	块 7
	⋮	块 8 ⋮
	a[1][0], a[1][1], ⋯ , a[1][15]	块21
	⋮	

64B

程序A：　按行访问

```
int a[256][256]
……
int sum_array1 ( )
{
    int i, j, sum=0;
    for ( i = 0; i < 256; i++)
        for ( j = 0; j < 256; j++)
            sum += a[i][j];
    return sum;
}
```

程序B：　按列访问

```
int a[256][256]
……
int sum_array2 ( )
{
    int i, j, sum=0;
    for ( j = 0; j < 256; j++)
        for ( i = 0; i < 256; i++)
            sum += a[i][j];
    return sum;
}
```

程序编译时i、j、sum均分配在寄存器中，因此程序A和B的数据访问命中率只考虑数组a即可。

程序A的Cache命中率为 93.75%

程序B的Cache命中率为 0

cache的访问速度远高于主存，因此程序A的执行时间更短。